ZisK 团队在可验证计算领域取得了突破性进展，他们实现了 1.5 GHz 的 RISC-V 跟踪生成速度，比其他公开的 zkVM 快约 10 倍。该方案通过高效的代码翻译和内存解耦并行化策略实现了这一目标，解决了零知识证明中最顽固的瓶颈问题，为实时、按需的 ZK 证明铺平了道路。
ZisK 团队最近发布的一项声明在可验证计算领域引起了巨大震动：他们实现了 1.5 GHz RISC-V trace generation，速度比任何其他公开的 zkVM 快了大约 10 倍。 这不是渐进式的改进，而是一次飞跃，直接解决了零知识证明中最顽固的瓶颈。
在一台高端游戏 PC 上运行，他们的开源模拟器在短短半秒内处理了一个包含 230 笔交易的复杂以太坊区块。 这一成就不仅仅关乎速度，还关乎一项根本性的架构创新，它可能会解锁人们长期寻求的实时、按需 ZK 证明的最终目标。
但他们是如何做到的呢？ 答案在于一个巧妙的两部分策略：超高效的代码翻译，以及一个优雅的技巧，以实现大规模的、内存解耦的并行性。
Prover的困境：序列瓶颈
要理解 ZisK 的解决方案，首先必须理解核心问题。 创建零知识证明的过程本质上是一个两阶段的事情：
-
Trace Generation (瓶颈): 首先，你必须逐条指令地执行程序，并生成机器采取的每一步的完整有序日志。 这个详细的日志，通常被称为“执行跟踪”或“witness”，是 prover 将使用的证据。 本质上，这个过程是顺序的——在你得知第 99 步的结果之前，你无法执行第 100 步。 多年来，这一直是 zkVM 团队遇到的障碍，速度最高达到 150 MHz 左右。
-
Proving (并行部分): 一旦生成了 trace，就可以开始创建密码学证明的数学密集型工作。 这项工作是“令人尴尬地并行”的，这意味着它可以被分割并分配到数千个 GPU 核心上，这些核心同时处理它。
问题在于，无论你投入多少昂贵的 GPU 进入 proving 阶段，它们都必须等待缓慢的、顺序的 trace generation 完成。 ZisK 不仅仅是加速了这一点，他们还重新构建了它。
第一部分：即时 (AOT) 编译以实现原始速度
ZisK 性能的第一个关键是放弃传统的解释。 ZisK 没有采用缓慢的软件循环来获取、解码和执行每条 RISC-V 指令，而是采用了一种 Ahead-of-Time (AOT) 编译器。
在执行之前，此编译器将整个 RISC-V 程序直接翻译成高度优化的原生 x86_64 机器代码——这是我们计算机中 AMD 和 Intel CPU 所说的语言。 据报道，这种翻译非常精简，每条 RISC-V 指令仅使用 3-4 条 x86 指令。
结果是一个原生二进制文件，CPU 可以以极快的速度执行它，接近于为该处理器原生编写的程序的性能。 这是头条新闻 1.5 GHz 数字的来源。 然而，仅仅原始速度并不是全部。 真正的天才之处在于这个编译后的二进制文件接下来所做的事情。
第二部分：Minimal Trace——实现并行性的优雅技巧
这里蕴含着最关键的洞察力，它将 ZisK 的架构与更简单的模型区分开来。 快速的 AOT 编译二进制文件不会生成最终证明所需的完整、详细的 witness。 这样做会造成巨大的 I/O 瓶颈，从而破坏加速的目的。
相反，它会生成一个更轻量级的 “Minimal Trace”。 这个 trace 有一个目的：为并行的 provers 提供足够的信息来完成它们的工作，而无需原始内存。 它由两个简单而强大的组件组成：
- 内存读取日志: 程序从内存中读取的每个值的单个顺序列表，按照它读取的确切顺序。 如果程序读取数字 42，然后读取 99，则此日志只是
[42, 99, ...]。
- 寄存器检查点: 在每个执行“块”的开始（例如，每百万个周期），系统会对所有 CPU 寄存器（包括程序计数器 (PC)）进行快照。
生成这两个列表是一个非常轻量级的操作，不会妨碍接近原生的执行速度。 这个 minimal trace 是解锁下一阶段的关键。
解锁超级并行性：无内存的重新执行
有了 minimal trace，系统就可以进入第二阶段了。 该 trace 被分发到 prover 节点集群。 每个节点都被分配一个块来处理，并执行“无内存的重新执行”。
它是这样工作的：
- 例如，块 #5 的 worker 节点使用相应的
Register Checkpoint 初始化其本地寄存器。
- 它开始重新执行该块的指令。
- 当它遇到像
ADD 或 STORE 这样的指令时，它会在其本地寄存器上执行该操作。
- 当它遇到
LOAD 指令时，它不会访问内存。 相反，它从它收到的全局 Memory Read Log 中获取下一个值。
这是一项深刻的工程壮举。 它完全将并行 workers 与机器的初始内存状态分离。 无需通过网络传输巨大的、数千兆字节的内存快照——这个过程将会非常缓慢和昂贵。
正是在这种无内存的重新执行过程中，每个并行 worker 都会生成 Full Witness ——包含 proof 系统的逻辑（例如 PIL）所需的所有细致细节的“normal trace”。
未来是快速且可验证的
ZisK 的双管齐下的攻击——AOT 编译以实现原始速度和 minimal trace 架构以实现高效的并行性——有效地解决了长期困扰 zkVM 领域的顺序瓶颈。
在短期内，这大大降低了实现实时 proving 所需的延迟和硬件成本（更少的 GPU）。 从长远来看，这种技术为专门为 instrumented execution 设计的 ASIC（定制芯片）提供了一条清晰的路线图。 这种硬件有一天可以生成几乎零开销的可验证的执行 trace，从而使无缝、普遍和实时的可验证计算的梦想成为现实。
